注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

博客@英特尔中国

英特尔中国官方博客

 
 
 

日志

 
 

高K-金属栅极和45纳米有什么关系?(下篇——达成目标实现量产)  

2008-02-20 17:06:59|  分类: 默认分类 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

作者 赵军, 2008年2月14日

下篇——达成目标实现量产

确定了新的材料,要在45纳米的量产中达到设定的目标也不是一件容易的事情。其中的艰辛就不再累述。现在看看新的材料在“高-K 栅极介电质+金属栅极”晶体管中带来了什么样的奇特效果。

下图是采用了新材料做出来的晶体管的示意图,这种“高-K 栅极介电质+金属栅极”晶体管与前一代“传统材料”做的晶体管相比,有以下几个显著的飞跃。

(1) 源极(S)到漏极(D)的漏电降低 5倍以上,图中S到D箭头方向 (2) 栅极氧化物介电质漏电降低 10倍以上,图中从上到下的箭头方向 (3) 驱动电流效率提升20% 以上,即晶体管的性能提升20%

从单个数字看5倍,10倍以及20%,可能不是特别激动人心,不过我们想象一下,一颗芯片上数以亿计的晶体管,每个晶体管都能得益于这样的飞跃,那么累计提高的能效和减少的漏电量无异于“蚂蚁雄兵”,非常可观。障碍晶体管做得更小,漏电更低,能效更高以及性能更高的物理瓶颈就得以突破了。

“高-k栅介质+金属栅极晶体管是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体(MOS)晶体管以来,晶体管技术领域里最重大的突破”。英特尔公司的创始人之一,也是摩尔定律的提出者——戈登 • 摩尔(Gordon Moore)博士给出了这样极高的评价。

英特尔公司为了将研制成功的高-k栅介质+金属栅极晶体管应用于微处理器芯片的规模量产,还需要做到: 1. 集成到45纳米 CMOS制程中 2. 达到高性能 3. 整体的低漏电 4. 满足高可靠性要求 5. 工艺可量产和精确拷贝

下图的靓照是采用高-k栅介质+金属栅极晶体管和45纳米工艺制造出来的、最新的酷睿2双核处理器的芯片剖面图。它的面积仅有107平方毫米,基本上就是1厘米见方,即1x1厘米的大小,但是却拥有4.1亿个晶体管。

英特尔公司已经于去年11月分开始开始量产45纳米的基于高-k栅介质+金属栅极晶体管的处理器产品,产品覆盖整个产品线:服务器,台式机和笔记本。这项创新技术的量产时间比业界同行整整早了至少2年时间。

按照计划和估计,英特尔公司45纳米量产的芯片将于2008年第3季度超过65纳米量产的芯片,新旧更替的分水岭就在图中趋势线的交叉点。

虽然英特尔今天成功地越过了研制量产45纳米和高-K 栅极介电质+金属栅极晶体管的障碍,但是按照摩尔定律,两年以后,就是2009年,就要试产新一代的生产工艺——32纳米。摆在英特尔公司面前当然不是一马平川,不过,我们相信这些困难和障碍在英特尔人面前都会变成历史。

  评论这张
 
阅读(540)| 评论(0)
推荐 转载

历史上的今天

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017